Оптимизация BIOS. Полный справочник по всем параметрам BIOS и их настройкам

Используя сигналы CAS, из одной активной строки можно считать несколько ячеек. Однако при считывании данных из другой строки активная строка должна быть деактивирована. Эта задержка называется ожидание CAS.

Задержка модуля памяти отражается в соответствующих спецификациях. Для JEDEC это первая цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка CAS для него будет равна 2 циклам.

Эта функция BIOS управляет задержкой (в циклах) между сигналом CAS и моментом, когда данные станут доступны в ячейке памяти. Кроме того, данная опция определяет количество циклов, которое требуется для завершения первой части операции. Другими словами, чем меньше время ожидания CAS, тем быстрее выполняется чтение и запись в память.

Так как активация столбца происходит при каждом считывании данных из новой ячейки памяти, ожидание CAS серьезно влияет на производительность памяти, особенно при использовании модулей SDR SDRAM. При работе с модулями DDR SDRAM эффект не так значителен.

Помните, что некоторые модули памяти могут неправильно работать с низким временем ожидания и терять данные. Советуем уменьшить настройку данной функции до 2 или 2.5 циклов, чтобы улучшить производительность памяти. Если система начнет работать нестабильно, увеличьте значение опции.

Интересно: если вы увеличите время ожидания CAS, это позволит модулю памяти работать с более высокой скоростью. Поэтому вы можете увеличить время ожидания CAS, если вы достигли предела при разгонке модулей SDRAM.

Это следует делать, в первую очередь, с модулями памяти DDR SDRAM, так как ожидание CAS не очень сильно влияет на производительность такой памяти (по сравнению с модулями памяти SDR). Нельзя недооценивать повышенную способность к разгонке при использовании более продолжительного времени ожидания CAS. Если вы хотите разогнать модули памяти DDR SDRAM, подумайте о том, чтобы увеличить время ожидания CAS. Полученное преимущество окупает небольшую потерю производительности.

SDRAM Command Leadoff Time (Время действия команды SDRAM)

Обычные опции: 3, 4.

Чтобы выполнить требования системы, контроллер памяти отправляет сигналы в адресную и командную строку на один цикл раньше, чем нужно. Это дает контроллеру памяти дополнительное время для выполнения запросов материнской платы.

Вы можете подумать, что раннее обращение к адресной и командной строке улучшает производительность; это не так. Контроллер памяти отправляет сигналы раньше, чем необходимо, но они достигают модуля памяти в момент, когда ни один из банков памяти не является активным.

Когда сигналы обращаются к модулю памяти, конечный банк активируется, и контроллер памяти начинает чтение. Так как адресная и командная строка были вызваны заранее, активация конечного банка памяти управляется временем действия команды.

По определению, время действия команды – это период между добавлением адреса/команды и активацией банка памяти. Данная функция BIOS позволяет изменить время действия команды в соответствии с параметрами материнской платы и модуля памяти.

Чем меньше время действия команды, тем раньше может быть активирован банк памяти. Это обеспечивает более быстрый доступ к модулю памяти. Рекомендуем настроить функцию SDRAM Command Leadoff Time на 3 (3 цикла), чтобы добиться повышения производительности памяти.

Однако ваша материнская плата и память могут не поддерживать время действия команды, равное трем циклам. Если система начнет работать нестабильно, измените настройку опции на 4 (4 цикла).

SDRAM Command Rate (Коэффициент команды SDRAM)

Обычные опции: 1T, 2T.

Когда контроллер памяти получает от операционной системы запрос на чтение данных из памяти, он не имеет информации о точном физическом адресе нужных данных. Контроллер памяти получает лишь виртуальный адрес, который необходимо преобразовать в адреса в физической памяти. Поэтому каждая новая операция в памяти сопровождается небольшой задержкой.

Вместо того чтобы немедленно инициализировать команду на чтение, контроллер памяти присваивает сигнал Chip Select (Выбор чипа) для банка памяти с нужными данными. Этот сигнал активирует банк, чтобы он смог получить команду. Одновременно контроллер памяти конвертирует адреса. Получив адреса в физической памяти, контроллер начинает инициировать команды чтения для активированного банка памяти.

Как видите, задержка команды вызвана вовсе не временем ожидания модуля памяти. Задержка определяется временем, которое требуется для контроллера памяти, чтобы конвертировать виртуальные адреса в адреса физической памяти.

Так как задержка вызвана конвертированием адресов, контроллеру памяти требуется больше времени для обработки адресов модулей памяти большого объема. Кроме того, контроллеру необходимо больше времени и в случае наличия большого количества банков.