Введение в электронику

Трехразрядные числа требуют трех сумматоров, четырехразрядные — четырех и т. д. Перенос, создаваемый каждым сумматором, подается на вход сумматора следующего высшего разряда. Поскольку для младшего разряда перенос не требуется, для него используется полусумматор.

На рис. 35–24 изображен 4-разрядный параллельный сумматор.

Рис. 35–24.Четырехразрядный параллельный сумматор.

Входные биты младшего разряда обозначены А₀ и В₀. Биты следующего разряда обозначены А₁ и В₁ и т. д. Биты выходной суммы обозначены Σ₀, Σ₁, Σ₂ и т. д. Заметим, что выход переноса каждого сумматора соединен со входом переноса сумматора следующего разряда. Выход переноса последнего сумматора является старшим разрядом результата.

Вычитающее устройство

Вычитающее устройство позволяет вычитать два двоичных числа. Для того чтобы, понять, как работает вычитающее устройство, необходимо вспомнить правила вычитания.

На рис. 35–25 приведена таблица истинности, основан нал на этих правилах. Буква D обозначает столбец разности. Столбец заема обозначен буквой В₀.

Рис. 35–25. Таблица истинности, составленная с помощью правил вычитания.

Заметим, что на выходе разности (D) высокий уровень появляется только тогда, когда входные переменные не равны. Следовательно, разность может быть выражена как исключающее ИЛИ входных переменных. Заем выхода появляется только тогда, когда на А подан 0, а на В подана 1. Следовательно, выход заема является дополнительным к элементу А ИЛИ В.

На рис. 35–26 изображена логическая схема полувычитателя. Она имеет два входа и выдает разность и выход заема. Разность создается элементом исключающее ИЛИ, а выход заема создается элементом И со входами А^- и В. Вход А получен путем включения инвертора перед входом А^- элемента И.

Рис. 35–26. Логическая схема полувычитателя.

Однако полувычитатель не имеет входа заема. Вход заема имеет полный вычитатель. Он имеет три входа и создает разность и выход заема. Логическая схема и таблица истинности полного вычитателя изображены на рис. 35–27. На рис. 35–28 изображены обозначения полувычитателя и полного вычитателя.

Рис. 35–27. Логическая схема (А) и таблица истинности (Б) для полного вычитателя.

Рис. 35–28.Логические обозначения полу вычитателя (А) и полного вычитателя (Б).

Полный вычитатель может работать только с двумя одноразрядными числами. Для того чтобы вычитать двоичные числа, имеющие большее число разрядов, должны использоваться дополнительные полные вычитатели. Вспомним, что если из 0 вычитать 1, то надо сделать заем из столбца высшего соседнего разряда. Выход заема вычитателя низшего разряда становится входом заема вычитателя высшего соседнего разряда.

На рис. 35–29 изображена блок-схема 4-разрядного вычитателя. В младшем разряде используется полувычитатель, поскольку там не нужен вход заема.

Рис. 35–29.Четырех разрядный вычитатель.

Компаратор

Компаратор используется для сравнения величин двух двоичных чисел. Схема определяет, равны два числа или нет. Компаратор не только сравнивает два двоичных числа, но также определяет какое из них больше, а какое меньше.

На рис. 35–30 приведена таблица истинности для компаратора.

Рис. 35–30.Таблица истинности для компаратора.

Когда оба сравниваемых бита одинаковы на выходе компаратора появляется высокий уровень. Столбец выхода представляет собой выход элемента исключающее ИЛИ с инверсией, также известное, как исключающее ИЛИ-HE. Элемент исключающее ИЛИ-HE по существу является компаратором, так как на его выходе появляется 1 только тогда, когда на оба входа поданы 1. Для сравнения чисел, имеющих 2 разряда и более необходимы дополнительные элементы исключающее ИЛИ-HE. На рис. 35–31 изображена логическая схема компаратора для сравнения двух 2-разрядных чисел.

Рис. 35–31. Сравнение двух 2-разрядных чисел.

Если числа равны, на выходе элемента исключающее ИЛИ-HE появляется 1. Эта 1 подается на элемент И, как указательный уровень. Если оба элемента исключающее ИЛИ-HE выдают 1 на входы элемента И, то, следовательно, числа равны, и на выходе элемента И также появляется 1. Если же на входах элемента исключающее ИЛИ-HE различные уровни, то элемент исключающее ИЛИ-HE выдает на выходе 0, и на входе элемента И также будет 0. На рис. 35–32 изображена логическая схема компаратора для сравнения двух 4-разрядных чисел. На рис. 35–33 показано обозначение 4-разрядного компаратора.

Рис. 35–32.Сравнение двух 4-разрядных чисел.

Рис. 35–33.Обозначение 4-разрядного компаратора.